是的这个描述verilog没有vhdl准确。

【 在 atlandis 的大作中提到: 】
: 所以always里的reset虽然用的negedge， 但实际上是电平触发？
:
--
FROM 1.119.194.*