1、 电子工程类学士或硕士学位，1年以上数字设计经验；
2、 熟练掌握 Verilog；
3、 熟悉常用 EDA 工具，例如 Verdi，VCS，Xcelium 等；
4、 熟悉 FPGA 原型验证；
5、 熟悉 AMBA 协议：AXI，AHB 以及 APB 等；
6、 有 SoC 顶层各 IP 整合经验者优先，有 tape out 流片经历者优先；
7、 良好的团队协作意愿。良好的团队协作意愿。
PS：全国都可
--
FROM 113.90.135.*