这就是对集成电路产业最典型的误解。集成电路以周期性倍增片内晶体管为提升处理器性能的主要手段。这种内生要求导致的指数式发展，同现实中其他指数发展一样，不是无穷无尽的，受到各种资源和条件的局限。0.1毫米厚的A4纸，堆叠34次，厚度就超过地月间距，堆叠105次，厚度就超过可视宇宙直径，从理论上都没法继续下去。对于集成电路产业，晶体管倍增只能重复最多14次，就会遭遇或发热量过高，或成本过高等等限制而无法继续。无法继续是不是就要停止发展，等后发国家赶上来？当然不是，另换一条指数路径即可。以往60多年不就是这样吗？双极集成电路指数路径到头了，换cmos集成电路；cmos集成电路又到头了，换finfet集成电路。

那靠尺寸微缩提搞器件密度的方法到头了，还能不能继续提高器件密度呢？这是多么简单的问题，当然能了。平房靠微缩尺寸提高容积率的办法到头了，我们是怎么干的？盖楼房嘛，还有垂直维度没用过呢。不断在垂直维度堆叠管芯，是不是可以继续提高器件密度，继续提高处理器的性能。三维堆叠还有一个好处，可以把不能尺寸微缩的逻辑处理器件引入芯片，不管是单片同构集成还是单片异构集成，处理器继续发展的问题解决了。这就完了吗？我刚刚说过啊，单片异构集成，这是个好概念，那我们把处理电路封装一下做成一个组件，其他非处理电路也可以这样封装一下，把它们当成芯片中的基本器件。这就又出来一个概念：封装集成合并more than moore（摩尔之外）就是后摩尔时代的异构集成。

微缩尺寸提高数值计算能力方法走到了头，美国又开始开辟新的指数发展范式。开辟后摩尔时代指数发展路径，美国可不是进展缓慢，那是进展神速啊。例如，类脑技术核心是未来处理芯片的核心，它有两个小目标：第一个要在片内根据输入数据实时调度片内资源实现最优化数据处理；第二个要达到人级能耗水平和智能水平，成为人的合作伙伴。目前第一个五年攻坚期结束了，第一个小目标已经实现了。

简单说这些吧。

如果不做点什么，到了2031年，我们还有没有竞争力呢，如果到了2035年，我们是不是又到了被碾压被欺负的时刻呢？



【 在 Aegis 的大作中提到: 】
: 原因很简单，现在的制程已经接近物理极限了，新制程的研发进展极其缓慢，而收益又没有那么大，这个就是中国的底气呗。
: 对我们来说，能啃下7nm就是巨大的胜利，至于往下的5nm、3nm没那么急迫，而且国外的进展也很慢。
: 相当于老美因为鼓励极限在龟速前进，兔子撒腿在狂追，那追近可不就是个时间问题么？
: ...................
--
FROM 218.249.201.*