北大那边文章早已验证了，现有的EDA软件，做不到逻辑折叠。

【 在 interlm 的大作中提到: 】
: 当然不是，就说intel的powerVia, 重点就不是封装，需要设计+ EDA
:
--
FROM 120.204.45.*