中国科学院深圳先进技术研究院嵌入式软件系统研究室
Axel Jantsch教授研究小组招聘客座学生
中国科学院深圳先进技术研究院嵌入式软件系统研究室因科研工作需要，招聘客座学生。可提供高水平的学术指导和丰厚的生活补贴，表现优异者可推荐留院工作，优先攻读中科院博士。
工作职责：
在Axel Jantsch教授的指导下，参与如下课题研究：
1. 基于ForSyDe的并行SystemC仿真；
2. 基于ForSyDe的并行代码生成；
3. 分布式共享片上存储系统的高速缓存一致性。
职位要求 （1，2满足任意一条，3，4须同时满足）：
1. 计算机科学相关专业在读硕士、博士研究生，熟悉并行编程、计算机体系架构、嵌入式系统、C语言编程（了解C++、SystemC或VHDL/Verilog者优先考虑） ；
2． 电子工程（EE）相关专业在读硕士、博士研究生，熟悉SoC，计算机架构、VHDL或Verilog、SystemC、C语言编程、嵌入式系统（了解C++和并行编程者优先考虑）；
3．具有良好的快速学习能力、团队合作精神以及中英文表达能力，工作认真负责；
4．征得导师同意，并已修完基础课程，同时能全职实习不少于9个月。
有意者请将简历发至 embedded_DOT_admin_AT_siat_DOT_ac_DOT_cn
(请注明：应聘深圳-嵌入式-职位)
关于客座学生待遇，请参考：
http://www.siat.cas.cn/yjsjy/zsxx/kzxszs/201106/t20110607_3283297.html
中国科学院深圳先进技术研究院嵌入式软件系统研究室欢迎您的加盟！
中国科学院深圳先进技术研究院嵌入式软件系统研究室成立于2010年4月，面向一体化嵌入式软件系统设计，致力于建模、仿真、验证和软件合成等方面基于模型的创新研究以及设计工具的自主研发。研究室现承担国家自然科学基金及中科院多个科研项目，并与LIAMA中法实验室、清华大学、法国国家信息及自动化研究所、瑞士ETH（苏黎世联邦理工学院）、香港大学、香港科技大学等海内外多个研究教育机构有深入的科研合作与学术交流。
研究室网页：
http://szs.siat.ac.cn/qrsAxel Jantsch, 中科院外国专家特聘研究员，中国科学院深圳先进技术研究院嵌入式软件系统研究中心访问教授。于1992年获奥地利维也纳技术大学（Technische Universität Wien）计算机学博士学位。现任瑞典皇家理工学院(Royal Institute of Technology, KTH)教授。Axel Jantsch教授已经在国际会议和期刊上发表超过200篇学术论文，并出版个人专著1部。曾担任FDL, DATE, CODES+ISSS, SOC和NOCS等多个国际担任会议技术程序委员会委员、SSDL/FDL会议技术程序委员会主席、CODES+ISSS会议技术程序委员会共同主席、CODES+ISSS会议大会主席及NOCS会议技术程序委员会共同主席。2002年到2007年，Axel Jantsch教授担任Journal of System Architecture期刊的主题编辑。他曾受邀参加100多次演讲、研讨会、主题演讲等。在瑞典皇家理工学院，Axel Jantsch教授在系统建模(System Modeling)和网络化芯片(Networks on Chip)两个领域承担和参与了多个瑞典国家级及欧洲重大研究项目。Axel Jantsch教授在学术界和工业界均有丰富的科研经验，在嵌入式系统、网络化芯片、超大规模集成电路和系统芯片设计、硬件/软件协同设计、建模的概念和语言、设计方法学、系统综合与验证等领域有杰出的贡献。
http://web.it.kth.se/~axel/
课题简介：
ForSyDe based Parallel SystemC Simulation
=========================================
ForSyDe (
http://www.ict.kth.se/forsyde/) is modeling framework developed at KTH. It is based on process networks and integrates untimed, synchronous, discrete timed and continuous timed models of computation (MoC). Recently, ForSyDe has been implemented as a template based SystemC library. Since a ForSyDe model is a process network with simple and formally defined communication between processes, its mapping on a parallel many-core architecture is much simpler than general SystemC models. A ForSyDe SystemC model is a process network. Its mapping to a many-core architecture is straight forward and has the potential to provide linear speedup.
The untimed ForSyDe MoC is a first candidate for this research, because synchronization is simple and a global time does not exist. Other models of computation require more sophisticated means for synchronization between the cores and global time must be handled properly. Eventually all MoCs, the synchronous, the discrete time, and the continuous time, can be subject to scalable, parallelized simulation with close to linear speedup on a many-core architecture.
ForSyDe based Parallel Code Generation
======================================
ForSyDe processes are based on templates that cleanly separate the computation from the communication with other processes. This feature makes it suitable as an input to a parallel code generator. The computation in a process is subject to a traditional sequential compilation process for a single core, while the communication between processes are compiled separately onto given communication mechanisms of the many-core platform.
The untimed ForSyDe MoC is a first candidate for this research, because synchronization is simple and a global time does not exist. A communication library for the synchronous MoC is also feasible and can be based on parallel compilation techniques for synchronous languages such as Esterel and Signal.
--
FROM 210.75.252.*