主要靠同行VHDL衬托。Verilog正是因为像C才更流行，VHDL那才是真啰嗦。


【 在 ArchLinux 的大作中提到: 】
: Verilog HDL 是 begin-end 混着一堆 C 语法的东西，这么混乱的语言一堆设计芯片的在用。
--
FROM 222.90.93.*