水木社区手机版

同主题|文摘|保留

● 请教Chipscope的问题
102 2008-06-24 xuyongustc
● 大家有用过FPGA实现IIC总线接口的么？
101 2008-06-20 LaoQiY
● 请教一下DDR控制器中的delay calibration circuit的工作原理
100 2008-06-20 hutcoffee
● ISE 9.2综合warning:Invalid property"FPGA_DONT_TOUCH true"问
99 2008-06-21 mingsir
● 请问modelsim仿真问题
98 2008-06-22 sonneson
● 推荐个CPLD/FPGA论坛
97 2008-06-23 qlqwl
● 弱问一下关于modelsim
96 2008-06-23 albertxue
● 关于fpga的功耗
95 2008-06-21 wbw4
● 问个vhdl的问题
94 2008-06-18 heartsongs
● 在ISE中用verilog，这是怎么回事？
93 2008-06-18 hutcoffee
● 计数器分频和PLL分频有什么区别？
92 2008-06-18 qiuranke
● ［请教］欲买一fpgs开发板请大牛们推荐
91 2008-06-19 mailliao
● 求助
90 2008-06-19 honfu
● 函数conv_integer的使用问题
89 2008-06-19 jtyx
● 请问清华大学的安捷伦实验室在哪儿？
88 2008-06-13 yuxl06
● nios 串口收到的数据全0？help
87 2008-06-09 xuelanyu
● 请高手帮我看看vhdl编译时出的是什么错误，
86 2008-06-09 federalgerma
● 请问FLEX10K10是CPLD还是FPGA
85 2008-06-11 Boge
● 如何提高综合速度？使用ieee_proposed packages
84 2008-06-12 parv
● 这种情况该怎么加约束？
83 2008-06-12 hutcoffee
● 高手讲一讲SYSTEMC 和 SYSTEMVERILOG的发展趋势
82 2008-06-12 superdsp
● 请问Quartus中怎样输出网表文件
81 2008-06-12 tsinghua2
● altera中有带光口的开发板吗？
80 2008-06-12 PhysX
● 关于ISE 8.2i 与 ISE 7.1i 综合的问题
79 2008-06-10 acceler
● verilog中for循环弱问
78 2008-06-10 tjromaprince
● altera的ram分配问题
77 2008-06-11 O08
● 问下verilog语言中给数组初始化该怎么写？
76 2008-06-04 wowuliao
● 两种状态机的比较
75 2008-06-04 BESSA
● fpga不稳定怀疑供电不足有酬谢 (转载)
74 2008-06-04 Sparky
● 哪位能推荐个VHDL的代码阅读器
73 2008-06-03 mountainsea