水木社区手机版

水木社区手机版

同主题|文摘|保留

● 再请教几个SignalTap II的设置问题 :P
72 2008-06-01 katyusza
● 在verilog中如何在其他模块里面调用task?
71 2008-06-02 feitengyu
● Gray到Binary的Verilog代码是什么
70 2008-06-02 katyusza
● FF/latch trimming是什么意思？
69 2008-06-01 soyvv
● 求助：关于xilinx Virtex2p ICAP的使用
68 2008-06-01 muzi
● EP1C6和EP2C5主要有什么区别？
67 2008-06-01 investment
● 有什么工具可以从一个verilog文件生成结构图？
66 2008-06-01 Octane
● 如果用SignaltapII，需要给它预留多少资源？
65 2008-06-01 katyusza
● 谁能解释下这个
64 2008-05-31 BESSA
● Synplify目前最好用最稳定的版本是那个呢
63 2008-05-31 feitengyu
● 都说高端器件xilinx要比altra牛，到底牛在哪
62 2008-05-31 ouzi770
● Modelsim看模拟波形出现毛刺的问题
61 2008-05-30 foreversoup
● 关于component的问题
60 2008-05-27 LaoQiY
● 问两个代码覆盖率的问题
59 2008-05-27 katyusza
● 求教：问个VHDL句子表示啥意思，谢谢
58 2008-05-27 ringbird
● 芯片烫手了.... 不知道能不能修..
57 2008-05-27 Sidney
● 动态时序分析和后仿真有什么区别？
56 2008-05-28 katyusza
● 在NIOS II里有没有可能用软件来设置一个trigger
55 2008-05-28 Johnsun999
● 求助：关于Vertex4系列block ram大小
54 2008-05-28 hiticeberg
● 求推荐芯片
53 2008-05-28 zym060143
● FPGA温度升高导致电流增大的问题
52 2008-05-29 aftermorning
● 关于求模
51 2008-05-29 bill0715
● ddr2谁调试过呀？
50 2008-05-29 xuelanyu
● xilinx数字IO驱动电流多大？
49 2008-05-30 sszhang
● 如何用verilog取对数？
48 2008-05-30 LEOWIND
● fpga上的vref管脚是做什么的
47 2008-05-30 kolyriver
● 这样的写法是否合理（并串转换）
46 2008-05-30 feitengyu
● 有啥命令能够保持一个component在map的时候
45 2008-05-26 Jarod
● 代码覆盖率太低怎么办
44 2008-05-26 katyusza
● MSO的示波器哪家的比较好？
43 2008-05-25 report

BYR-Team©2010. KBS Dev-Team©2011 登录完整版