谁有个好的modelsim教程吗，传我吧，谢谢(0)

2008-05-07 federalgerma|2008-05-07 federalgerma

关于门延迟(4)

2008-05-04 geniisun|2008-05-07 geniisun

JTAG认错芯片怎么办?(3)

2008-05-06 heartfield|2008-05-06 jiu

xilinx的EDK是不是只能用XST综合？(0)

2008-05-06 wjie|2008-05-06 wjie

Re: 请教：a latch 如何解决呢？(3)

2008-05-06 原帖已删除|2008-05-06 BESSA

2008年泰克公司春季巡回研讨会(1)

2008-05-06 HierarchPig|2008-05-06 zhaoguangjie

alter fpga jtag口可以作为普通IO口使用么？(3)

2008-05-01 shubao|2008-05-05 sanlu

[合集] 再问个FPGA后仿的问题(0)

2008-05-05 zhaoguangjie|2008-05-05 zhaoguangjie

Re: 有谁给我介绍份工作啊？(0)

2008-05-05 原帖已删除|2008-05-05 honest41

请教个弱智问题：引脚分配(7)

2008-05-04 mabenli|2008-05-04 BESSA

问一个问题，我的.V文件默认用MODLESIM打开，但我不想用MODLESI(8)

2008-05-02 hus|2008-05-03 Jarod

请帮忙科普一下，CPLD 里的加密是什么原理？(2)

2008-04-30 newre|2008-05-03 newre

VHDL中std_logic_vector和integer相互转换的函数叫啥？(2)

2008-05-01 reset|2008-05-02 reset

问一个modelsim的问题，可能比较简单，帮忙(0)

2008-05-01 kapo|2008-05-01 kapo

请教一个verilog中inout端口的问题SOS(1)

2008-05-01 Boge|2008-05-01 LeuSe