- 主题:3225有源晶振工作电流21.3mA正常不？
如果真的空载就这样的话，超这么多spec的确不正常；
我原来只做过驱动压电晶体的皮尔斯振荡器，
晶体的Q值都非常高的，驱动电路只是提供振荡过程中损耗的能量而已；
1. 如果现在上板以后失效率很高的话；可以直接试试新的同一批次的料做做实验看是不
是差不多的失效率；
2. 我猜测内部驱动电路有用闭环幅度控制之类的技术，如果晶体异常损耗增加，导致振
幅降低的时候，驱动电路可能会加电流；
3. 如果是晶体的异常的话，理论相噪应该会变差，但是我不确定相噪仪是否能分辨出这
种细微差别；
4. 另外觉得可以排查一下焊接的流程，和晶振的datasheet对一下，无源晶体对焊接温
度和时间还是非常敏感的，虽然有源晶振合进去了，理论对焊接的要求会变低，但是实
际情况不知道；不知道会不会是因为焊接原因导致真空度降低Q值下降之类的问题；
【 在 spadger (void*) 的大作中提到: 】
: 测试当然是空载的呀，晶振的VCC和GND直接接3.3V供电，输出悬空的。
: 刚刚测试手头一个7050封装的30M有源晶振，电流只有2.2mA，
: 另外一个50M 3225有源晶振，3.3V下空载电流只有1.4mA，困惑中。
: ...................
--
FROM 182.151.254.*
懒得折腾直接退货了，又买了几个厂家的晶振挨个测试。
【 在 ericking0 (白开心) 的大作中提到: 】
: 如果真的空载就这样的话，超这么多spec的确不正常；
: 我原来只做过驱动压电晶体的皮尔斯振荡器，
: 晶体的Q值都非常高的，驱动电路只是提供振荡过程中损耗的能量而已；
: ...................
--
FROM 222.90.82.*
我记得lattice的cpld就能用无源
【 在 spadger 的大作中提到: 】
: FPGA/CPLD里面集成一个这东西，让FPGA/CPLD能用无源晶振，这个技术上有什么难度么
: ？一直没有厂家做。
:
: ...................
--
FROM 114.252.160.*
温补晶振要恒温加热，也有可能是这个电流。
--
FROM 166.111.136.*
更新一下：
21.3mA这批晶振已经退货，又买了几个牌子的同规格晶振分别测试空载工作电流。
YXC的24M晶振，电流0.93mA
SCTF的24M晶振，电流0.80mA
TAITIEN的24M晶振，电流0.83mA
结论就是空载电流1mA左右，大多数低于1mA。规格书上无论5mA/10mA/15mA都是最大值，
即使EPSON给的典型值3.2mA也有点过时了。
【 在 spadger (void*) 的大作中提到: 】
: 频率24M，3.3V供电的3225有源晶振，测了下工作电流居然高达21.3mA。
: 难怪板子多了20mA的电流。
--
FROM 222.90.82.*
FPGA用无源晶振能省下一块多钱，相比带来的麻烦和可靠性下降，完全不值得。
然而在MCU上完全没有这个问题，FPGA没有理由做不到。
【 在 feiy (null) 的大作中提到: 】
: 所用的FPGA/CPLD逻辑复杂吗，需要用到的频率频率精度的要求高吗？
: 如果要求不高，只是需要要一个粗略频率的时钟，那么可以利用 反相器输出输入连接+
: 延时 的原理产生一个时钟，即： FPGA/CPLD的一个反相器逻辑，输出输入相接 + 走线
: ...................
--
FROM 222.90.82.*
不正常
【 在 spadger 的大作中提到: 】
: 频率24M，3.3V供电的3225有源晶振，测了下工作电流居然高达21.3mA。
: 难怪板子多了20mA的电流。
:
--
FROM 27.128.54.*