- 主题:3天画完5000焊点的pcb
有bga，0.8，300多引脚，感觉效率不错
#发自zSMTH@SM
--
FROM 125.34.73.*
这个至少得三个人一起干吧？封装不需要时间，布局不需要时间？评审不需要时间？
--
FROM 223.104.40.*
真羡慕画板子还有人评审的单位
【 在 yuxiang2008 的大作中提到: 】
: 这个至少得三个人一起干吧？封装不需要时间，布局不需要时间？评审不需要时间？
--
FROM 59.109.147.*
大多数时候评审只是浪费时间而已
【 在 xgliu980701 的大作中提到: 】
: 真羡慕画板子还有人评审的单位
--
FROM 222.90.82.*
不能这么说，有严格流程的还是有用的，尤其是外协干活。他们根本不知道你的设计意图。
开工宣讲，规则驱动表单之类的都没有最终评审有效，每次都能找出一堆问题。
同单位不同组之间的所谓互审才是浪费时间。
【 在 spadger 的大作中提到: 】
: 大多数时候评审只是浪费时间而已
:
--
FROM 101.229.125.*
纯拉线的话也就效率还可以。
从做引脚做封装开始算，我不太相信三天能做完。
【 在 woaiwoer 的大作中提到: 】
: 有bga，0.8，300多引脚，感觉效率不错
: #发自zSMTH@SM
--
FROM 101.229.125.*
难道不是干活之前说清楚意图？
虽然我不画板 但是非常讨厌别人画完班才挑三拣四的人
【 在 elechen 的大作中提到: 】
: 不能这么说，有严格流程的还是有用的，尤其是外协干活。他们根本不知道你的设计意图。
: 开工宣讲，规则驱动表单之类的都没有最终评审有效，每次都能找出一堆问题。
: 同单位不同组之间的所谓互审才是浪费时间。
--
FROM 223.104.3.*
这个“评审”就跟特快的很多词汇一样，表面上一模一样的汉字，实际上是完全是不同东西。
茴香豆的“茴”有四种写法，本青也至少参加过四种PCB“评审”：
1、刷存在会：这根线往右挪一点，挪多少你看着办。这颗器件挪近点，改线多也要改。再加一颗芯片，放这个位置。地孔多打两个。
2、补流程会：等长做了吗？DRC清了吗？通流量够吗？反面限高多少？连接器选高速的规格了吗？浮铜去了吗？
3、信息交流会：这个PCIE的阻抗是100。这个DDR不用等长？！高科技！这个电源要这样布，如此这般这般如此。这个器件就个备胎，随便拉线。这堆线有复用高速口，阻抗控制和等长要做。这次换嘉立创做了，阻抗自己算好，没有工程确认了。丝印不用标，但连接器上的信号名要标。
4、layout内部会：这个跨平面了，处理下。这个等长再确认下，需要这么严？检查gerber有报如下问题，看看有没问题？这个回流断了。
本青主要参加的信息交流会，众青参加的是什么会？
【 在 spadger 的大作中提到: 】
: 大多数时候评审只是浪费时间而已
:
--
FROM 39.144.104.*
学习了, 说的真好
【 在 nlgdczm 的大作中提到: 】
: 这个“评审”就跟特快的很多词汇一样，表面上一模一样的汉字，实际上是完全是不同东西。
: 茴香豆的“茴”有四种写法，本青也至少参加过四种PCB“评审”：
: 1、刷存在会：这根线往右挪一点，挪多少你看着办。这颗器件挪近点，改线多也要改。再加一颗芯片，放这个位置。地孔多打两个。
: ...................
--
FROM 199.126.172.*
纯走线，做封装布局也花不少时间
【 在 elechen 的大作中提到: 】
: 纯拉线的话也就效率还可以。
从做引脚做封装开始算，我不太相信三天能做完。
【 在 woaiwoer 的大作中提到: 】
...
--
FROM 114.254.3.*