水木社区手机版
首页
|版面-电路设计与调试(Circuit)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: 请教,SPI接口ADC,如果时钟输入远低于典型输入时钟范围
lichen867
|
2021-10-12 00:26:48
|
会心痛
【 在 AIREE 的大作中提到: 】
: SPI接口ADC,clk参考范围是8M - 16M
: 采用GPIO模拟SPI时序,clk达不到8M,比如给400K
: 会有影响吗?
: ...................
--
FROM 115.204.193.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版