你说的CLK是SPI的CLK还是ADC转换的CLK？
SPI的话没影响，也就是转换一次之后的数值进了ADC芯片的锁存，你就是慢点读出来而已
如果你说的CLK是指转换用的CLK（不过现在芯片一般转换都是用的内部CLK，没有外部的吧）假设就是转换用，如果是segma-delta转换芯片，而你的信号slewrate又比较快的话，有可能有大噪声。
【 在 AIREE 的大作中提到: 】
: SPI接口ADC，clk参考范围是8M - 16M
: 采用GPIO模拟SPI时序，clk达不到8M，比如给400K
: 会有影响吗？
--
FROM 114.227.181.*