This clock directly controls the conversion and readout processes

我说怎么会对SPI时钟提出下限要求，这个SCLK同时也是AD转换的时钟源，频率太低不好

【 在 AIREE 的大作中提到: 】
: ti的adc128s102
: clk是spi clk
: datasheet貌似没有提到内部晶振，clk
--
FROM 166.111.244.*