水木社区手机版
首页
|版面-电路设计与调试(Circuit)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: 请教,SPI接口ADC,如果时钟输入远低于典型输入时钟范围
AIREE
|
2021-10-14 10:42:39
|
实际上 1ksps也能接受,没有太高要求,不是高速采样应用。
【 在 redleaves 的大作中提到: 】
: SPI时钟最低保证值是8M,采样速率为fSCLK/16,即保证最低500ksps。
: 实际fSCLK最小典型值为0.8M,但是不保证。
:
--
FROM 112.224.135.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版