模拟50欧姆输出是为了接线缆的同轴头吧，这个针对广电应用比较多。
更多的时钟综合器还是标准数字接口。

【 在 nlgdczm 的大作中提到: 】
: 固定时钟这种，对于PCIe、USB、DP这种的容易理解。
: 但是如果是通信系统里面需要一定频率拉偏变化的、给FPGA/DSP/ADC/DAC的时钟，也是需要用频率合成器？
: 看ADI/TI的频率合成器，都是些模拟的50欧姆阻抗匹配输出，而FPGA这种数字芯片一般都是要cmos、lvds、pecl这种数字io。
: ...................
--
FROM 120.245.132.*