水木社区手机版
首页
|版面-电路设计与调试(Circuit)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: 锁相环频率合成器和时钟产生器件有何异同?
hhxss
|
2023-01-29 23:07:50
|
(1)100M级
(2)同样1G输出频率,相噪10M*10*10,2个pll,第一个100Mout pll做第二个pll ref,比10M*100单个pll相噪好
【 在 jiu 的大作中提到: 】
: 时钟发生器没有看到有上限100M的说法。
: 如果仅仅是做为后端的参考时钟输入的话,当然低频就可以了,频率越高越贵。
: 晶体的相位噪声好于时钟发生器(他们是晶体+PLL)
--
修改:hhxss FROM 222.128.117.*
FROM 222.128.117.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版