我测试了 从主机下发数据 FPGA 收不到数据， 同样的代码在开发板上能收到。  下午测试一下看看能否往主机上传数据


【 在 sxmman 的大作中提到: 】
: 可以手动指明这个信号就不走时钟管脚，好像叫clock dedicate route，性能会差点，但是否满足要求以实测为准。
--
FROM 120.245.45.*