是否有可行性？500~600M时钟，PCB上走大概3~5厘米距离

好处显然是去掉了异步时钟域的规划麻烦

LVDS的源同步时钟输出，
1、是否在源头上能够满足ASIC后端流程对于600M时钟在偏斜、抖动等方面的要求？
2、经过PCB走线3~5厘米到达ASIC端口，有多大影响？
--
FROM 222.129.129.*