水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: [讨论]ZYNQ LVDS 源同步时钟作为 ASIC 时钟
baseline
|
2021-03-25 15:33:28
|
PCB方面还可以在布局、走线这些进一步控制,这样应该还好
【 在 report 的大作中提到: 】
: PCB走线影响不大。
: 但是fpga输出600M时钟性能不怎么样,输出200M还差不多。
: 用之前最好拿开发板验证一下。
: ...................
--
FROM 222.129.129.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版