也许吧，哈哈。谢谢你的解答。
FPGA内部给时钟做个延迟，这个有什么合理解释吗？
上电要求没有这个说明
【 在 jiu (我喜欢喝醉了那种感觉。) 的大作中提到: 】
: 这个只能说明xilinx的ip 没有做好。他们的fpga只能用插槽过来的参考时钟，不能用本地时钟。普通的PCIE卡，插在计算机槽上，是可以用本地时钟或者连接器上的时钟的。
: 或者可以在FPGA内部给时钟做个延时，说不定板子就起来了。哈哈。
--
FROM 202.122.36.*