时钟除了频率，还有个相位关系。
上电之后，相位关系就确定了。可能就差那么一点。。
【 在 AngelDog (AngelDog) 的大作中提到: 】
: 也许吧，哈哈。谢谢你的解答。
: FPGA内部给时钟做个延迟，这个有什么合理解释吗？
: 上电要求没有这个说明
: ...................
--
FROM 120.245.132.*