Chiplet技术是制程演进到了纳米级别，摩尔定律从经济上已难以为继时所发展出来的一条技术路线。也可以说是不得已而为之，改变了传统的技术演进方式。在某种程度上说，有一点“产业链局部重构”的意味。但这种改变必然也要面临新的问题。



首要的问题就是多个Chiplet之间的通信问题。这又分为了几个层次，包括了封装技术、电路设计、协议标准等多个方面。



首先是封装技术，Chiplet技术要把原本单个大硅片“切”成多个再从封装级组装起来。单个硅片上的布线密度和信号传输质量是要远远高于Chiplet之间的。这就要求必须要发展出高密度、大带宽布线的“先进封装技术”，尽可能的提升在多个Chiplet之间布线的数量并提升信号传输质量。好消息是经过多年的发展，Intel和台积电（TSMC）都已经有了相关的技术储备，通过所谓的中介层（Interposer）将多个Chiplet互连起来。TSMC公布的技术是CoW，而Intel公布的是EMIB。今天这些技术仍然在不断演进中，并有更新的技术不断推出。

其次是用于Chiplet之间的高速通信接口电路设计，也就是Chiplet间通信的“物理层”设计。Chiplet之间的通信当然可以依靠传统的高速Serdes电路来解决，甚至可以完整的复用PCIe之类目前已经成熟的协议。但这些协议是用于解决芯片间甚至板卡间通信的，在Chiplet之间通信用会造成面积和功耗的浪费。目前专门研究Chiplet间高速通信接口的论文也不少，也有很多类似的IP核被各大公司研制出来。
--
FROM 123.245.25.*