- 主题:纯技术干货讨论贴：高集成度混合信号芯片设计流程
模拟加数字混合仿真?这是条错误的路径
【 在 DrWolfII 的大作中提到: 】
: 在美帝巨头公司，用的是analog + digital co-simulation流程，可以搞定90%以上的问题。
: 在海屌丝，分别将数字部分(MPW1)和模拟部分(MPW2)进行MPW验证之后，再将数字、模拟在一起fullmask。
: 现在的问题是，如果先将模拟部分（MPW2）验证了；数字部分使用FPGA验证，省掉数字MPW1；然后再做fullmask，会有什么风险？
: ...................
--
FROM 122.193.198.*
狼博的数字能多复杂?他连axi是啥都不知道，
【 在 Endless123 的大作中提到: 】
: 你这里的 digital 是哪种程度的digital？
--
FROM 122.193.198.*
模拟数字两个team，甚至可能都在不同总监下面，定义好接口，两边独立演进呗。现在做高速phy的公司都这么整。phy里面数字部分甚至都有个soc系统。
【 在 PrimeTime 的大作中提到: 】
: 资源足够肯定数字模拟一起验证啊
: 想不出来为啥单独mpw模拟来验证，除非说数字赶不上模拟的进度
--
FROM 122.193.198.*
你可以告诉某美帝巨头，你们是错的。
【 在 fdylong 的大作中提到: 】
: 模拟加数字混合仿真?这是条错误的路径
--
FROM 117.186.6.*
layout 面积大概什么量级呢？
模拟规模太大的话 cosim 速度太慢没啥工程实际意义
另外， 感觉 cosim 主要目的还是验证逻辑和控制时序，所以针对模拟部分还是电路提取+合理抽象比较靠谱。
板级验证也会有限制吧，数模接口频率大几百兆的板级也不好实现啊
【 在 DrWolfII (老苏北/白完青) 的大作中提到: 】
: 相当复杂，不是模块级，是系统级。
:
: 【 在 ericking0 的大作中提到: 】
: : 感觉还是case by case的说；
--
FROM 222.131.242.*
我们做SoC，ADC，RF要单独流片验证，模拟ip的va模型一定要做好。
纯数字的单独再流一次感觉没必要了，cosim就行了。
--
FROM 118.123.172.*
我司这边射频，基带啥的经常自己流片，和整个产品的节点版本不一致。因为他们的玩意据说工具仿不明白，不能100%的和事实一致，而且仿真太慢，仿真环境太理想化，太简单，不如mpw回来去实验室实测一秒钟。最核心的原因是，他们不需要5nm，7nm啥的，没多少钱。
但是基带射频之后的大soc系统，只有出商用版的时候才会去流片。
【 在 combuster 的大作中提到: 】
: 我们做SoC，ADC，RF要单独流片验证，模拟ip的va模型一定要做好。
: 纯数字的单独再流一次感觉没必要了，cosim就行了。
--
FROM 101.224.225.*
目前看纯数字的用FPGA验证过了就好，不单独MPW
【 在 combuster 的大作中提到: 】
: 我们做SoC，ADC，RF要单独流片验证，模拟ip的va模型一定要做好。
: 纯数字的单独再流一次感觉没必要了，cosim就行了。
--
FROM 210.22.132.*
模拟部分恐怕要多次MPW才能pass，与之配合的数字部分很多情况下一次就能pass，从这个角度看，数字部分做MPW意义不大，FPGA比较好。
--
FROM 123.114.101.*
很奇怪啊，Co-sim方法又不难，干嘛等到做流片验证？风险不是大多了嘛。看来HS真是追进度，项目一点也没受影响的样子。
【 在 DrWolfII 的大作中提到: 】
: 在美帝巨头公司，用的是analog + digital co-simulation流程，可以搞定90%以上的问题。
: 在海屌丝，分别将数字部分(MPW1)和模拟部分(MPW2)进行MPW验证之后，再将数字、模拟在一起fullmask。
: 现在的问题是，如果先将模拟部分（MPW2）验证了；数字部分使用FPGA验证，省掉数字MPW1；然后再做fullmask，会有什么风险？
: ...................
--
FROM 219.142.135.*