intel把电源单独弄了一层，菊花是把时钟树拉出来单独弄一层。这点有创新。

感觉菊花放弃了全同步设计（不是异步而是用同频不同相时钟，以减少时钟树深度和buffer数量，顺便可以把部分dff换成latch面积小2/3），datapath die 设计时先不管时序收敛 ，全靠封装时设计调整时钟的die上的时钟树，所以可以大胆偷timing，datapath面积会小不少。

紧路径的datapath通过折叠变松了，两个die先后流片可以通过评价前一颗调整后一颗，打哪儿指哪儿，非常容易压榨设计中留的冗余进行超频，提高了良率。

功耗方面时钟树的buffer应该少了很多，但靠这个降低40%有点夸张（时钟树功耗总共才占全芯片30%-40%）。应该是频率提升后，给了降低电压的空间。就是说频率不提升，电压可以更低，因为电压和功率是平方关系，所以频率不变的情况下功耗能下降非常多。而功耗才是成败关键。压缩时间就是提升频率，提升频率就是降低功耗，这才是套儿的理论基础，其实跟摩尔定律是一样的。一个三维一个二维。

这都算是数字电路方法论方面优化和创新。

datapath的折叠相当于多颗数字芯片的堆叠，logic on logic 没什么创新可言，为啥其他家不这么干是因为数字芯片功率大呀，散热是大问题。

工艺方面太依赖于bump的密度，ppt上说菊花突破了2um间距，我是存疑的，t家才6um。高端封装机台还是被卡脖子。

整个方案里散热肯定是最大短板，折叠的层数受到功率墙的限制。可行的办法是用金刚石片做中间层导热出来，不过做薄了导热效果差，厚了增加键合长度，电容又上去了。两难。

总得来说有点创新，虽然不到定律的高度，但还是值得称赞。
--
修改:salsalover FROM 123.118.223.*
FROM 123.116.50.*