看到verilog中有除法操作，但除法如果被除数不是2的n次幂的情况按我理解
在硬件上无法简单实现。

那么verilog是怎么处理除法的？在硬件上生成什么电路？
--
FROM 223.71.18.*