cpu里的除法器是独立的单元（最早的是在浮点单元内），具体实现有论文可查。


fpga里最好不要这么干。 除非资源无限。






【 在 omni 的大作中提到: 】
: 看到verilog中有除法操作，但除法如果被除数不是2的n次幂的情况按我理解
: 在硬件上无法简单实现。
: 那么verilog是怎么处理除法的？在硬件上生成什么电路？
: ...................
--
FROM 218.82.62.*