水木社区手机版
首页
|版面-电路设计与调试(Circuit)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: 外行问个verilog除法问题
veriloghdl
|
2022-05-18 18:45:59
|
你要求一拍出结果吗?如果需要,就用组合逻辑搭,如果可以几十拍出结果,就循环减,没多少逻辑
【 在 omni 的大作中提到: 】
: 看到verilog中有除法操作,但除法如果被除数不是2的n次幂的情况按我理解
: 在硬件上无法简单实现。
:
: ...................
--来自微微水木3.5.12@空白
--
FROM 117.136.38.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版