我在用xilinx的MIG，速率感觉还好，就是延时慢的要死，有没有自己写DDR3控制器的，是不是可以做到针对特定应用的优化？
谢谢
  
--
FROM 106.38.134.*

道理是这样，所以想问下有没有搞过的？  
  
【 在 roc2007 (roc) 的大作中提到: 】
:  想要高性能，只能自己搞，看你有没有时间了
:  --
:  
:  
--
FROM 223.72.70.*

MIG慢的要死，我是自己写的，1.8G速率下，用户接口从读开始到数据返回用时10个clk，什么水平
--
FROM 171.83.8.*

PHY也是自己写的？从读开始到返数据相当于40个tCK？
【 在 icfpga 的大作中提到: 】
: MIG慢的要死，我是自己写的，1.8G速率下，用户接口从读开始到数据返回用时10个clk，什么水平
--
FROM 115.171.8.*

ETH的话，财务自由的水平 ;)

【 在 icfpga () 的大作中提到: 】
: 标  题: Re: 有没有自己写FPGA DDR控制器的兄弟
: 发信站: 水木社区 (Wed May 20 08:41:28 2020), 站内
:
: MIG慢的要死，我是自己写的，1.8G速率下，用户接口从读开始到数据返回用时10个clk，什么水平
: --
:
: ※ 来源:·水木社区 http://m.newsmth.net·[FROM: 171.83.8.*]
--
FROM 111.194.51.*