水木社区手机版
- 主题:搞IC这样弄，追上美国不是很容易吗？
- 蠢啊
集成电路制造是工程，不是科研。工程 工程 工程
工程是必须基于成熟技术的。
别先幻想人类达到光速旅行后要干点嘛，先能达到0.1的光速再说
【 在 ann1122 的大作中提到: 】
: 你也是从婴儿长大的，现在不是一样能站在这里靠谱的大放厥词。先有基因突变，然后基因重组，接着才是自然选择，适者生存。芯片也是一样，先有思路想法，后有实验室实现，然后验证全套工艺，最后才能规模量产。那有刚出生就包打天下的？
: 来自 NOH-AN00
--
FROM 27.184.3.* - 现在99%的量产芯片，都是基于目前工程技术的最优方案了
【 在 ann1122 的大作中提到: 】
: 现在哪个方案是靠谱的，你讲
: 来自 NOH-AN00
--
FROM 27.184.3.* - 集成电路发展到今天，62年了，经历三个世代，正在开启第四个世代，每个世代都是从你所认为的不靠谱技术开始的。双极，cmos，finfet都曾经不靠谱过。
【 在 jocusperrin 的大作中提到: 】
: 蠢啊
:
: 集成电路制造是工程，不是科研。工程 工程 工程
:
: 工程是必须基于成熟技术的。
:
: 别先幻想人类达到光速旅行后要干点嘛，先能达到0.1的光速再说
来自 NOH-AN00
--
FROM 114.254.1.* - 现在现在百分之一百的量产工艺，都是基于1999年研究出来的验证了工作原理可行但还不够靠谱的finfet。只见产业链，无视创新链，你的思想是中国产业界基层工程师的典型观念。
【 在 jocusperrin 的大作中提到: 】
: 现在99%的量产芯片，都是基于目前工程技术的最优方案了
来自 NOH-AN00
--
FROM 114.254.1.* - no,过去的时代，都是基于实验室样片已经做出来了，证明原理上是靠谱的
其“不靠谱”就因为良品率，在工程上不靠谱
你看看你所说的那五条，哪个已经在实验室完成了？
【 在 ann1122 的大作中提到: 】
: 集成电路发展到今天，62年了，经历三个世代，正在开启第四个世代，每个世代都是从你所认为的不靠谱技术开始的。双极，cmos，finfet都曾经不靠谱过。
: 来自 NOH-AN00
--
FROM 27.184.3.* - 谢谢你认同我的观点。神经形态体系结构，IBM团队2014年已经验证。碳管工艺，2015年美国斯坦福黄汉森团队已经验证，2019年黄汉森博士生在skywater厂验证中试线工艺。三维堆叠工艺，黄汉森团队2017年已经验证。2018年，灵活的专用化架构已在darpa验证，听说过电复兴计划吧？2020年，异构集成计划也在darpa启动。
【 在 jocusperrin 的大作中提到: 】
: no,过去的时代，都是基于实验室样片已经做出来了，证明原理上是靠谱的
:
: 其“不靠谱”就因为良品率，在工程上不靠谱
:
: 你看看你所说的那五条，哪个已经在实验室完成了？
来自 NOH-AN00
--
FROM 114.254.1.* - 贸然说别人蠢，往往搬了石头砸自己的脚
【 在 jocusperrin 的大作中提到: 】
: no,过去的时代，都是基于实验室样片已经做出来了，证明原理上是靠谱的
:
: 其“不靠谱”就因为良品率，在工程上不靠谱
:
: 你看看你所说的那五条，哪个已经在实验室完成了？
来自 NOH-AN00
--
FROM 114.254.1.* - 了解一下stack工艺，比如sony在用hybrid bonding，有几代？
第一代仅仅是在外围有几个点接触，到bump bonding，再到现在点cu-cu。
你这想法大家都知道，只是说总是很容易，做就难了。
【 在 ann1122 的大作中提到: 】
:
: 美帝在芯片里盖平房，每两年容积率翻一番。那我们就盖楼房，那怕单层容积率每四年翻一番，只要盖三层以上楼房，总容积率增长速度就超过美帝了。为什么其他人都没想到这点呢？
#发自zSMTH@LIO-AN00
--
FROM 101.82.151.* - 给你看一下ISSCC 2021年 sony的讲演，它使用了3层芯片的堆栈，所有sony商标带stack的，都说明使用了这个工艺。顺带说一下，三星，台积电都有这个工艺。这并不是什么新鲜玩意。
【 在 ann1122 的大作中提到: 】
:
: 美帝在芯片里盖平房，每两年容积率翻一番。那我们就盖楼房，那怕单层容积率每四年翻一番，只要盖三层以上楼房，总容积率增长速度就超过美帝了。为什么其他人都没想到这点呢？
#发自zSMTH@LIO-AN00
--
FROM 101.82.151.* - 你要知道，存储里面的三维堆叠，和逻辑芯片里的三维堆叠，是两种东西。整个日本，没有28纳米以下的工艺。而逻辑三维工艺，是1.5纳米工艺之后继续微细化的办法。索尼不可能有逻辑三维工艺。黄汉森的逻辑芯片管芯多层堆叠，层间导线键合密度在实验室阶段就已经达到每平方毫米10000根以上了。
【 在 kits 的大作中提到: 】
: 给你看一下ISSCC 2021年 sony的讲演，它使用了3层芯片的堆栈，所有sony商标带stack的，都说明使用了这个工艺。顺带说一下，三星，台积电都有这个工艺。这并不是什么新鲜玩意。[img=https://static.mysmth.net/nForum/att/METech/416311/650/middle][img=https://static.mysmth.net/nForum/att/METech/416311/108589/middle]
来自 NOH-AN00
--
修改:ann1122 FROM 218.249.201.*
FROM 114.254.2.*